ホーム会社概要サービス 製品ソリューション技術 研究開発ニュースお問い合わせ
Research & Development

研究開発

未来の技術を今日から準備する。Echo Circuit Labの研究開発活動と成果をご紹介します

研究コラボレーション空間

未来を見据えた
研究開発へ

Echo Circuit Labの研究開発部門は45名のリサーチエンジニアで構成され、売上の15%を研究開発に継続的に投資しています。

東北大学・産業技術総合研究所・国立研究開発法人と連携し、基礎研究から応用研究・製品化までのパイプラインを構築しています。学術的な厳格さと市場ニーズへの対応力を両立した研究開発スタイルが特徴です。

2025〜2030年の中期研究計画では、6G通信技術・量子センシング・AIエッジコンピューティングの3領域を最重点テーマとして掲げています。

研究開発テーマ

社会課題の解決と産業競争力強化に向けた6つの研究テーマに取り組んでいます。

● 進行中

6G通信向け超高速信号処理

テラヘルツ波(0.1〜10THz)を活用した6G通信システムの信号処理技術研究。従来の5Gの100倍の通信速度を実現する変復調・等化アルゴリズムの開発。東北大学との共同研究として推進中。

● 進行中

量子センシング応用技術

ダイヤモンドNV中心を利用した室温動作の量子センサーの実用化研究。磁場・温度・圧力の超高感度計測を実現し、医療診断・地下資源探査・構造物モニタリングへの応用を目指します。

● 進行中

AIエッジ推論の超低消費電力化

バイナリニューラルネットワーク・スパース化・知識蒸留技術を組み合わせた組込みAIの超省電力化。1mW以下の消費電力でリアルタイム推論を実現するNPUアーキテクチャの設計研究。

● 準備中

フォトニクス統合回路

シリコンフォトニクス技術を活用した光電子統合回路(EPIC)の研究。電子回路と光回路をモノリシック統合し、データセンター・5G基地局における大幅な低消費電力化・高速化を目指します。

● 進行中

神経形態コンピューティング

生物の神経系を模倣したスパイキングニューラルネットワーク(SNN)のハードウェア実装研究。従来のAIより1,000倍以上エネルギー効率の良いAI処理回路の実現を目指します。

● 進行中

自己修復電子システム

宇宙・深海・原子力環境など過酷環境下での動作を維持するための自己修復回路技術。冗長設計・エラー検出・動的再構成FPGAを組み合わせた高信頼システムの設計研究。

イノベーションから
製品化へ

研究成果を確実に製品・サービスへ繋げるため、Technology Readiness Level(TRL)に基づいた段階的な技術移管プロセスを運用しています。

TRL1
基礎研究

物理現象・原理の確認。大学・研究機関との共同研究段階。

TRL4
概念実証

ラボ環境での動作確認・PoC。社内研究チームが担当。

TRL6
プロトタイプ検証

実環境想定での動作・性能検証。製品化検討と事業性評価。

TRL9
量産・製品化

実際の市場環境での動作確認・量産移行・製品リリース。

イノベーションプロトタイプ

主要論文・発表実績

2026 — IEEE Communications Letters

「28GHz帯5G-NR向けFPGA実装型高速OFDM処理システムの設計と評価」

山本拓海、佐藤美咲 et al. — 従来比3倍の処理速度を実現したFPGA実装OFDMプロセッサの設計手法を発表。

2025 — IEICE Transactions on Electronics

「GaN HEMTを用いた28GHz帯高効率電力増幅器の設計・評価」

田村 健次 et al. — 電力付加効率(PAE)47%を達成した次世代5G基地局向けパワーアンプを発表。

2025 — ISSCC(国際固体素子回路会議)

「A 1-mW Always-On Neural Network Processor in 7nm FinFET with On-Device Learning」

鈴木 康平 et al. — 7nmプロセスで実現した1mW超低消費電力AIプロセッサ。デバイス上でのオンライン学習機能を搭載。

2024 — Applied Physics Letters

「室温動作ダイヤモンドNVセンターを用いた高感度磁場センシングの実証」

伊藤 恵子 et al. — 室温動作・高感度の量子磁場センサーの実証実験結果を発表。医療MRI補助センサーへの応用可能性を示した。

2024 — ICCAD(国際コンピュータ設計自動化会議)

「機能安全制約下でのFPGA物理設計自動化フローの提案」

中村 博之 et al. — IEC 61508 SIL3要件を自動的に満足するFPGA物理設計フローを提案。設計工数を従来比60%削減。

研究開発パートナーシップを検討していますか

産学連携・共同研究・受託研究について、研究開発部門が対応します。

パートナーシップ相談 →